Die XC7A50T-2CPG236I ARTIX ® -7-Serie ist für Anwendungen mit geringer Leistung optimiert, für die serielle Transceiver, hohe DSP und logische Durchsatz erforderlich sind. Stellen Sie die niedrigsten Gesamtmaterialkosten für Hochdurchsatz- und Kostensensitive Anwendungen an
Die XC7A50T-2CPG236I ARTIX ® -7-Serie ist für Anwendungen mit geringer Leistung optimiert, für die serielle Transceiver, hohe DSP und logische Durchsatz erforderlich sind. Bereitstellung der niedrigsten Gesamtmaterialkosten für Hochdurchsatz- und Kostensensitive Anwendungen.
Produktmerkmale
Die erweiterte Hochleistungs-FPGA-Logik basiert auf der LUT-Technologie (6-Input-Lookup-Tabelle) und kann als verteilter Speicher konfiguriert werden.
36 KB Dual-Port-Block-RAM mit integrierter FIFO-Logik für On-Chip-Datenpufferung.
Hochleistungsauswahltechnologie, die DDR3 -Schnittstellen bis zu 1866 MB/s unterstützt.
Hochgeschwindigkeits-serieller Anschluss, eingebauter Gigabit-Transceiver mit Geschwindigkeiten von 600 MB/s bis zu 6,6 GB/s und dann bis 28,05 GB/s und bietet einen speziellen Low-Power-Modus, der für Chip-zu-Chip-Schnittstellen optimiert ist.
Benutzerkonfigurable Analog Interface (XADC), integriert mit zwei Kanal-12-Bit-1MSPS-Analog-zu-Digital-Konverter sowie On-Chip-Thermo- und Leistungssensoren.
DSP-Chip mit 25 x 18 Multiplikatoren, 48-Bit-Akkumulator und Pre-Ladder-Diagramm zur Hochleistungsfilterung (einschließlich optimierter symmetrischer Koeffizientenfilterung).
Ein leistungsstarker Clock-Management-Chip (CMT), der Phase-Locked-Loop (PLL) und Mischmodus-Clock-Manager (MMCM) kombiniert, um eine hohe Präzision und niedrige Jitter zu erreichen.
Verwendung der schnellen Bereitstellung der eingebetteten Verarbeitung durch Prozessoren.
PCI Express ® (PCIE) Integrierter Block, geeignet für bis zu x8 GEN3 -Endpunkt- und Root -Port -Designs.
Mehrere Konfigurationsoptionen, einschließlich Unterstützung für den Rohstoffspeicher, 256-Bit-AES-Verschlüsselung mit HRC/SHA-256-Authentifizierung sowie eingebaute SEU-Erkennung und Korrektur.
Niedrige Kosten, Kabel, Bare Chip Flip -Chip und Hochsignal -Integritäts -Flip -Chip -Verpackung, wodurch die Migration zwischen Produkten in derselben Paketserie einfach ist. Alle Pakete sind in Lead-Free-Verpackungen erhältlich, wobei einige Pakete Lead-Optionen bieten.
Für hohe Leistung und geringem Stromverbrauch werden 28 Nanometer, HKMG, HPL -Prozesstechnologie, 1,0 -V -Kernspannungstechnologie und eine 0,9 -V -Kernspannungsoption verwendet, die einen geringeren Stromverbrauch erzielen kann.
