Die Artix®-7-Serie XC7A50T-2CPG236I ist für Anwendungen mit geringem Stromverbrauch optimiert, die serielle Transceiver, hohen DSP und Logikdurchsatz erfordern. Bieten die niedrigsten Gesamtmaterialkosten für Anwendungen mit hohem Durchsatz und kostensensiblen Anwendungen
Die Artix®-7-Serie XC7A50T-2CPG236I ist für Anwendungen mit geringem Stromverbrauch optimiert, die serielle Transceiver, hohen DSP und Logikdurchsatz erfordern. Bieten die niedrigsten Gesamtmaterialkosten für Anwendungen mit hohem Durchsatz und kostensensiblen Anwendungen.
Produktmerkmale
Die fortschrittliche Hochleistungs-FPGA-Logik basiert auf echter 6-Input-Lookup-Table-Technologie (LUT) und kann als verteilter Speicher konfiguriert werden.
36-KB-Dual-Port-Block-RAM mit integrierter FIFO-Logik für On-Chip-Datenpufferung.
Hochleistungsfähige SelectIO™-Technologie, die DDR3-Schnittstellen mit bis zu 1866 Mbit/s unterstützt.
Serielle Hochgeschwindigkeitsverbindung, integrierter Gigabit-Transceiver, mit Geschwindigkeiten von 600 Mbit/s bis zu 6,6 Gbit/s und dann bis zu 28,05 Gbit/s und bietet einen speziellen Energiesparmodus, der für Chip-zu-Chip-Schnittstellen optimiert ist.
Vom Benutzer konfigurierbare analoge Schnittstelle (XADC), integriert mit zweikanaligem 12-Bit-1-MSPS-Analog-Digital-Wandler und integrierten Wärme- und Leistungssensoren.
DSP-Chip mit 25 x 18 Multiplikatoren, 48-Bit-Akkumulator und Pre-Ladder-Diagramm für Hochleistungsfilterung (einschließlich optimierter symmetrischer Koeffizientenfilterung).
Ein leistungsstarker Clock-Management-Chip (CMT), der Phase-Locked-Loop- (PLL) und Mixed-Mode-Clock-Manager-Module (MMCM) kombiniert, um hohe Präzision und geringen Jitter zu erreichen.
Nutzung von MicroBlaze™. Schnelle Bereitstellung eingebetteter Verarbeitung durch Prozessoren.
Integrierter PCI Express® (PCIe)-Block, geeignet für bis zu x8 Gen3-Endpunkt- und Root-Port-Designs.
Mehrere Konfigurationsoptionen, einschließlich Unterstützung für Standardspeicher, 256-Bit-AES-Verschlüsselung mit HRC/SHA-256-Authentifizierung und integrierter SEU-Erkennung und -Korrektur.
Kostengünstiges, kabelgebundenes Flip-Chip-Gehäuse mit Bare-Chip und hoher Signalintegrität, das die Migration zwischen Produkten derselben Gehäuseserie erleichtert. Alle Pakete sind in bleifreier Verpackung erhältlich, wobei einige Pakete Bleioptionen bieten.
Es wurde für hohe Leistung und geringen Stromverbrauch entwickelt und verwendet 28-Nanometer-, HKMG-, HPL-Prozesstechnologie, 1,0-V-Kernspannungs-Prozesstechnologie und eine 0,9-V-Kernspannungsoption, die einen geringeren Stromverbrauch erreichen kann.
