XCVU13P-2FLGA2577E Virtex™ UltraScale+ ™ Das Gerät bietet höchste Leistung und integrierte Funktionalität auf dem 14-nm/16-nm-FinFET-Knoten. Der 3D-IC der dritten Generation von AMD nutzt die Stacked-Silicium-Interconnect-Technologie (SSI), um die Beschränkungen des Mooreschen Gesetzes zu durchbrechen und die höchste Signalverarbeitung und serielle I/O-Bandbreite zu erreichen, um die strengsten Designanforderungen zu erfüllen
XCVU13P-2FLGA2577E Virtex™ UltraScale+ ™ Das Gerät bietet höchste Leistung und integrierte Funktionalität auf dem 14-nm/16-nm-FinFET-Knoten. Der 3D-IC der dritten Generation von AMD nutzt die Stacked-Silicium-Interconnect-Technologie (SSI), um die Beschränkungen des Mooreschen Gesetzes zu durchbrechen und die höchste Signalverarbeitung und serielle I/O-Bandbreite zu erreichen, um die strengsten Designanforderungen zu erfüllen. Es bietet außerdem eine virtuelle Single-Chip-Designumgebung, um registrierte Routing-Leitungen zwischen Chips bereitzustellen, was den Betrieb über 600 MHz ermöglicht und reichhaltigere und flexiblere Takte bietet.
Als leistungsstärkste FPGA-Serie der Branche sind UltraScale+-Geräte die perfekte Wahl für rechenintensive Anwendungen, die von 1+Tb/s-Netzwerken über maschinelles Lernen bis hin zu Radar-/Warnsystemen reichen.
Anwendung
Berechnungsbeschleunigung
5G-Basisband
drahtgebundene Kommunikation
Radar
Testen und Messen
Hauptmerkmale und Vorteile
3D-auf-3D-Integration:
-FinFET-unterstützender 3D-IC eignet sich für bahnbrechende Dichte, Bandbreite und großflächige Die-to-Die-Verbindungen und unterstützt das virtuelle Single-Chip-Design
Integrierte PCI-Express-Blöcke:
-Gen3 x16 integriertes PCIe für 100G-Anwendungen ® modular
Verbesserter DSP-Kern:
- Bis zu 38 TOPs (22 TeraMAC) DSP wurden für feste Gleitkommaberechnungen optimiert, einschließlich INT8, um die Anforderungen der KI-Inferenz vollständig zu erfüllen
Erinnerung:
-DDR4 unterstützt On-Chip-Speicher-Cache-Geschwindigkeiten von bis zu 2666 Mbit/s und bis zu 500 Mbit und sorgt so für höhere Effizienz und geringe Latenz
32,75-Gbit/s-Transceiver:
-Bis zu 128 Transceiver auf dem Gerät – Rückwandplatine, Chip-zu-optisches Gerät, Chip-zu-Chip-Funktionalität
Netzwerk-IP auf ASIC-Ebene:
-150G Interlaken, 100G Ethernet MAC-Kern, fähig für Hochgeschwindigkeitsverbindungen