Der XC7A50T-3FGG484E wurde für Anwendungen mit geringem Stromverbrauch optimiert, die serielle Transceiver, hohen DSP und Logikdurchsatz erfordern. Bieten die niedrigsten Gesamtmaterialkosten für Anwendungen mit hohem Durchsatz und kostensensiblen Anwendungen.
Der XC7A50T-3FGG484E wurde für Anwendungen mit geringem Stromverbrauch optimiert, die serielle Transceiver, hohen DSP und Logikdurchsatz erfordern. Bieten die niedrigsten Gesamtmaterialkosten für Anwendungen mit hohem Durchsatz und kostensensiblen Anwendungen.
Funktionsmerkmale
Fortschrittliche Hochleistungs-FPGA-Logik basierend auf echter Lookup-Table-Technologie mit 6 Eingängen, konfigurierbar als verteilter Speicher.
36-KB-Dual-Port-Block-RAM mit integrierter FIFO-Logik für On-Chip-Datenpufferung.
Hochleistungsfähige SelectIO™-Technologie, die DDR3-Schnittstellen mit bis zu 1866 Mbit/s unterstützt.
Serielle Hochgeschwindigkeitsverbindung, integrierter Gigabit-Transceiver, mit Geschwindigkeiten von 600 Mbit/s bis zu 6,6 Gbit/s und dann bis zu 28,05 Gbit/s und bietet einen speziellen Energiesparmodus, der für Chip-zu-Chip-Schnittstellen optimiert ist.
Die vom Benutzer konfigurierbare analoge Schnittstelle integriert einen zweikanaligen 12-Bit-1-MSPS-Analog-Digital-Wandler sowie On-Chip-Wärme- und Leistungssensoren.
Digitaler Signalprozessorchip, ausgestattet mit 25 x 18 Multiplikatoren, 48-Bit-Akkumulator und Pre-Ladder-Diagramm für Hochleistungsfilterung, einschließlich optimierter symmetrischer Koeffizientenfilterung.
Ein leistungsstarker Taktverwaltungschip, der Phasenregelkreise und Hybridmodus-Taktverwaltungsmodule kombiniert und so eine hohe Präzision und geringen Jitter erreichen kann.
Integrierter PCIe-Block, geeignet für bis zu x8 Gen3-Endpunkt- und Root-Port-Designs.
Mehrere Konfigurationsoptionen, einschließlich Unterstützung für Standardspeicher, 256-Bit-AES-Verschlüsselung mit HRC/SHA-256-Authentifizierung und integrierter SEU-Erkennung und -Korrektur.
